Add IMXRT CCM register defs

teensy4/imxrt.h

@@ -751,7 +751,7 @@ typedef struct {
 #define AOI2_BFCRT013			(IMXRT_AOI2.offset00C)
 #define AOI2_BFCRT233			(IMXRT_AOI2.offset00E)
 
-// page 746
+// page 708
 #define IMXRT_CCM		(*(IMXRT_REGISTER32_t *)0x400FC000)
 #define CCM_CCR				(IMXRT_CCM.offset000)
 #define CCM_CSR				(IMXRT_CCM.offset008)
@@ -781,6 +781,225 @@ typedef struct {
 #define CCM_CCGR5			(IMXRT_CCM.offset07C)
 #define CCM_CCGR6			(IMXRT_CCM.offset080)
 #define CCM_CMEOR			(IMXRT_CCM.offset088)
+#define CCM_CCR_RBC_EN				((uint32_t)0x08000000)
+#define CCM_CCR_REG_BYPASS_COUNT(n)		((uint32_t)(((n) & 0x3F) << 21))
+#define CCM_CCR_COSC_EN				((uint32_t)0x00001000)
+#define CCM_CCR_OSCNT(n)			((uint32_t)(((n) & 0xFF) << 0))
+#define CCM_CSR_COSC_READY			((uint32_t)0x00000020)
+#define CCM_CSR_CAMP2_READY			((uint32_t)0x00000008)
+#define CCM_CSR_REF_EN_B			((uint32_t)0x00000001)
+#define CCM_CCSR_PLL3_SW_CLK_SEL		((uint32_t)0x00000001)
+#define CCM_CACRR_ARM_PODF(n)			((uint32_t)(((n) & 0x07) << 0))
+#define CCM_CBCDR_PERIPH_CLK2_PODF(n)		((uint32_t)(((n) & 0x07) << 27))
+#define CCM_CBCDR_PERIPH_CLK_SEL		((uint32_t)0x02000000)
+#define CCM_CBCDR_SEMC_PODF(n)			((uint32_t)(((n) & 0x07) << 16))
+#define CCM_CBCDR_AHB_PODF(n)			((uint32_t)(((n) & 0x07) << 10))
+#define CCM_CBCDR_IPG_PODF(n)			((uint32_t)(((n) & 0x03) << 8))
+#define CCM_CBCDR_SEMC_ALT_CLK_SEL		((uint32_t)0x00000080)
+#define CCM_CBCDR_SEMC_CLK_SEL			((uint32_t)0x00000040)
+#define CCM_CBCMR_LPSPI_PODF(n)			((uint32_t)(((n) & 0x07) << 26))
+#define CCM_CBCMR_LCDIF_PODF(n)			((uint32_t)(((n) & 0x07) << 23))
+#define CCM_CBCMR_PRE_PERIPH_CLK_SEL(n)		((uint32_t)(((n) & 0x03) << 18))
+#define CCM_CBCMR_TRACE_CLK_SEL(n)		((uint32_t)(((n) & 0x03) << 14))
+#define CCM_CBCMR_PERIPH_CLK2_SEL(n)		((uint32_t)(((n) & 0x03) << 12))
+#define CCM_CBCMR_LPSPI_CLK_SEL(n)		((uint32_t)(((n) & 0x03) << 5))
+#define CCM_CSCMR1_FLEXSPI_CLK_SEL(n)		((uint32_t)(((n) & 0x03) << 29))
+#define CCM_CSCMR1_FLEXSPI_PODF(n)		((uint32_t)(((n) & 0x07) << 23))
+#define CCM_CSCMR1_USDHC2_CLK_SEL		((uint32_t)0x00020000)
+#define CCM_CSCMR1_USDHC1_CLK_SEL		((uint32_t)0x00010000)
+#define CCM_CSCMR1_SAI3_CLK_SEL(n)		((uint32_t)(((n) & 0x03) << 14))
+#define CCM_CSCMR1_SAI2_CLK_SEL(n)		((uint32_t)(((n) & 0x03) << 12))
+#define CCM_CSCMR1_SAI1_CLK_SEL(n)		((uint32_t)(((n) & 0x03) << 10))
+#define CCM_CSCMR1_PERCLK_CLK_SEL		((uint32_t)0x00000040)
+#define CCM_CSCMR1_PERCLK_PODF(n)		((uint32_t)(((n) & 0x3F) << 0))
+#define CCM_CSCMR2_FLEXIO2_CLK_SEL(n)		((uint32_t)(((n) & 0x03) << 19))
+#define CCM_CSCMR2_CAN_CLK_SEL(n)		((uint32_t)(((n) & 0x03) << 8))
+#define CCM_CSCMR2_CAN_CLK_PODF(n)		((uint32_t)(((n) & 0x3F) << 2))
+#define CCM_CSCDR1_TRACE_PODF(n)		((uint32_t)(((n) & 0x07) << 25))
+#define CCM_CSCDR1_USDHC2_PODF(n)		((uint32_t)(((n) & 0x07) << 16))
+#define CCM_CSCDR1_USDHC1_PODF(n)		((uint32_t)(((n) & 0x07) << 11))
+#define CCM_CSCDR1_UART_CLK_SEL			((uint32_t)0x00000040)
+#define CCM_CSCDR1_UART_CLK_PODF(n)		((uint32_t)(((n) & 0x1F) << 0))
+#define CCM_CS1CDR_FLEXIO2_CLK_PODF(n)		((uint32_t)(((n) & 0x07) << 25))
+#define CCM_CS1CDR_SAI3_CLK_PRED(n)		((uint32_t)(((n) & 0x07) << 22))
+#define CCM_CS1CDR_SAI3_CLK_PODF(n)		((uint32_t)(((n) & 0x1F) << 16))
+#define CCM_CS1CDR_FLEXIO2_CLK_PRED(n)		((uint32_t)(((n) & 0x07) << 9))
+#define CCM_CS1CDR_SAI1_CLK_PRED(n)		((uint32_t)(((n) & 0x07) << 6))
+#define CCM_CS1CDR_SAI1_CLK_PODF(n)		((uint32_t)(((n) & 0x1F) << 0))
+#define CCM_CS2CDR_SAI2_CLK_PRED(n)		((uint32_t)(((n) & 0x07) << 6))
+#define CCM_CS2CDR_SAI2_CLK_PODF(n)		((uint32_t)(((n) & 0x3F) << 0))
+#define CCM_CDCDR_SPDIF0_CLK_PRED(n)		((uint32_t)(((n) & 0x07) << 25))
+#define CCM_CDCDR_SPDIF0_CLK_PODF(n)		((uint32_t)(((n) & 0x07) << 22))
+#define CCM_CDCDR_SPDIF0_CLK_SEL(n)		((uint32_t)(((n) & 0x03) << 20))
+#define CCM_CDCDR_FLEXIO1_CLK_PRED(n)		((uint32_t)(((n) & 0x07) << 12))
+#define CCM_CDCDR_FLEXIO1_CLK_PODF(n)		((uint32_t)(((n) & 0x07) << 9))
+#define CCM_CDCDR_FLEXIO1_CLK_SEL(n)		((uint32_t)(((n) & 0x03) << 7))
+#define CCM_CSCDR2_LPI2C_CLK_PODF(n)		((uint32_t)(((n) & 0x1F) << 19))
+#define CCM_CSCDR2_LPI2C_CLK_SEL		((uint32_t)0x00040000)
+#define CCM_CSCDR2_LCDIF_PRE_CLK_SEL(n)		((uint32_t)(((n) & 0x07) << 15))
+#define CCM_CSCDR2_LCDIF_PRED(n)		((uint32_t)(((n) & 0x07) << 12))
+#define CCM_CSCDR2_LCDIF_CLK_SEL(n)		((uint32_t)(((n) & 0x07) << 9))
+#define CCM_CSCDR3_CSI_PODF(n)			((uint32_t)(((n) & 0x07) << 11))
+#define CCM_CSCDR3_CSI_CLK_SEL(n)		((uint32_t)(((n) & 0x03) << 9))
+#define CCM_CDHIPR_ARM_PODF_BUSY		((uint32_t)0x00010000)
+#define CCM_CDHIPR_PERIPH_CLK_SEL_BUSY		((uint32_t)0x00000020)
+#define CCM_CDHIPR_PERIPH2_CLK_SEL_BUSY		((uint32_t)0x00000008)
+#define CCM_CDHIPR_AHB_PODF_BUSY		((uint32_t)0x00000002)
+#define CCM_CDHIPR_SEMC_PODF_BUSY		((uint32_t)0x00000001)
+#define CCM_CLPCR_MASK_L2CC_IDLE		((uint32_t)0x08000000)
+#define CCM_CLPCR_MASK_SCU_IDLE			((uint32_t)0x04000000)
+#define CCM_CLPCR_MASK_CORE0_WFI		((uint32_t)0x00400000)
+#define CCM_CLPCR_BYPASS_LPM_HS0		((uint32_t)0x00200000)
+#define CCM_CLPCR_BYPASS_LPM_HS1		((uint32_t)0x00080000)
+#define CCM_CLPCR_COSC_PWRDOWN			((uint32_t)0x00000800)
+#define CCM_CLPCR_STBY_COUNT(n)			((uint32_t)(((n) & 0x03) << 9))
+#define CCM_CLPCR_VSTBY				((uint32_t)0x00000100)
+#define CCM_CLPCR_DIS_REF_OSC			((uint32_t)0x00000080)
+#define CCM_CLPCR_SBYOS				((uint32_t)0x00000040)
+#define CCM_CLPCR_ARM_CLK_DIS_ON_LPM		((uint32_t)0x00000020)
+#define CCM_CLPCR_LPM(n)			((uint32_t)(((n) & 0x03) << 0))
+#define CCM_CISR_ARM_PODF_LOADED		((uint32_t)0x04000000)
+#define CCM_CISR_PERIPH_CLK_SEL_LOADED		((uint32_t)0x00400000)
+#define CCM_CISR_AHB_PODF_LOADED		((uint32_t)0x00100000)
+#define CCM_CISR_PERIPH2_CLK_SEL_LOADED		((uint32_t)0x00080000)
+#define CCM_CISR_SEMC_PODF_LOADED		((uint32_t)0x00020000)
+#define CCM_CISR_COSC_READY			((uint32_t)0x00000040)
+#define CCM_CISR_LRF_PLL			((uint32_t)0x00000001)
+#define CCM_CIMR_ARM_PODF_LOADED		((uint32_t)0x04000000)
+#define CCM_CIMR_MASK_PERIPH_CLK_SEL_LOADED	((uint32_t)0x00400000)
+#define CCM_CIMR_MASK_AHB_PODF_LOADED		((uint32_t)0x00100000)
+#define CCM_CIMR_MASK_PERIPH2_CLK_SEL_LOADED	((uint32_t)0x00080000)
+#define CCM_CIMR_MASK_SEMC_PODF_LOADED		((uint32_t)0x00020000)
+#define CCM_CIMR_MASK_COSC_READY		((uint32_t)0x00000040)
+#define CCM_CIMR_MASK_LRF_PLL			((uint32_t)0x00000001)
+#define CCM_CCOSR_CLKO2_EN			((uint32_t)0x01000000)
+#define CCM_CCOSR_CLKO2_DIV(n)			((uint32_t)(((n) & 0x07) << 21))
+#define CCM_CCOSR_CLKO2_SEL(n)			((uint32_t)(((n) & 0x1F) << 16))
+#define CCM_CCOSR_CLK_OUT_SEL			((uint32_t)0x00000100)
+#define CCM_CCOSR_CLKO1_EN			((uint32_t)0x00000080)
+#define CCM_CCOSR_CLKO1_DIV(n)			((uint32_t)(((n) & 0x07) << 4))
+#define CCM_CCOSR_CLKO1_SEL(n)			((uint32_t)(((n) & 0x0F) << 0))
+#define CCM_CGPR_INT_MEM_CLK_LPM		((uint32_t)0x00020000)
+#define CCM_CGPR_FPL				((uint32_t)0x00010000)
+#define CCM_CGPR_SYS_MEM_DS_CTRL(n)		((uint32_t)(((n) & 0x03) << 14))
+#define CCM_CGPR_EFUSE_PROG_SUPPLY_GATE		((uint32_t)0x00000010)
+#define CCM_CGPR_PMIC_DELAY_SCALER		((uint32_t)0x00000001)
+#define CCM_CCGR_OFF				0
+#define CCM_CCGR_ON_RUNONLY			1
+#define CCM_CCGR_ON				3
+#define CCM_CCGR0_GPIO2(n)			((uint32_t)(((n) & 0x03) << 30))
+#define CCM_CCGR0_LPUART2(n)			((uint32_t)(((n) & 0x03) << 28))
+#define CCM_CCGR0_GPT2_SERIAL(n)		((uint32_t)(((n) & 0x03) << 26))
+#define CCM_CCGR0_GPT2_BUS(n)			((uint32_t)(((n) & 0x03) << 24))
+#define CCM_CCGR0_TRACE(n)			((uint32_t)(((n) & 0x03) << 22))
+#define CCM_CCGR0_CAN2_SERIAL(n)		((uint32_t)(((n) & 0x03) << 20))
+#define CCM_CCGR0_CAN2(n)			((uint32_t)(((n) & 0x03) << 18))
+#define CCM_CCGR0_CAN1_SERIAl(n)		((uint32_t)(((n) & 0x03) << 16))
+#define CCM_CCGR0_CAN1(n)			((uint32_t)(((n) & 0x03) << 14))
+#define CCM_CCGR0_LPUART3(n)			((uint32_t)(((n) & 0x03) << 12))
+#define CCM_CCGR0_DCP(n)			((uint32_t)(((n) & 0x03) << 10))
+#define CCM_CCGR0_MQS_HMCLK(n)			((uint32_t)(((n) & 0x03) << 4))
+#define CCM_CCGR0_AIPS_TZ2(n)			((uint32_t)(((n) & 0x03) << 2))
+#define CCM_CCGR0_aips_tz1(n)			((uint32_t)(((n) & 0x03) << 0))
+#define CCM_CCGR1_CSU(n)			((uint32_t)(((n) & 0x03) << 28))
+#define CCM_CCGR1_GPIO1(n)			((uint32_t)(((n) & 0x03) << 26))
+#define CCM_CCGR1_LPUART4(n)			((uint32_t)(((n) & 0x03) << 24))
+#define CCM_CCGR1_GPT_SERIAL(n)			((uint32_t)(((n) & 0x03) << 22))
+#define CCM_CCGR1_GPT(n)			((uint32_t)(((n) & 0x03) << 20))
+#define CCM_CCGR1_ADC1(n)			((uint32_t)(((n) & 0x03) << 16))
+#define CCM_CCGR1_AOI2(n)			((uint32_t)(((n) & 0x03) << 14))
+#define CCM_CCGR1_PIT(n)			((uint32_t)(((n) & 0x03) << 12))
+#define CCM_CCGR1_ENET(n)			((uint32_t)(((n) & 0x03) << 10))
+#define CCM_CCGR1_ADC2(n)			((uint32_t)(((n) & 0x03) << 8))
+#define CCM_CCGR1_LPSPI4(n)			((uint32_t)(((n) & 0x03) << 6))
+#define CCM_CCGR1_LPSPI3(n)			((uint32_t)(((n) & 0x03) << 4))
+#define CCM_CCGR1_LPSPI2(n)			((uint32_t)(((n) & 0x03) << 2))
+#define CCM_CCGR1_LPSPI1(n)			((uint32_t)(((n) & 0x03) << 0))
+#define CCM_CCGR2_PXP(n)			((uint32_t)(((n) & 0x03) << 30))
+#define CCM_CCGR2_LCD(n)			((uint32_t)(((n) & 0x03) << 28))
+#define CCM_CCGR2_GPIO3(n)			((uint32_t)(((n) & 0x03) << 26))
+#define CCM_CCGR2_XBAR2(n)			((uint32_t)(((n) & 0x03) << 24))
+#define CCM_CCGR2_XBAR1(n)			((uint32_t)(((n) & 0x03) << 22))
+#define CCM_CCGR2_IPMUX3(n)			((uint32_t)(((n) & 0x03) << 20))
+#define CCM_CCGR2_IPMUX2(n)			((uint32_t)(((n) & 0x03) << 18))
+#define CCM_CCGR2_IPMUX1(n)			((uint32_t)(((n) & 0x03) << 16))
+#define CCM_CCGR2_XBAR3(n)			((uint32_t)(((n) & 0x03) << 14))
+#define CCM_CCGR2_IIM(n)			((uint32_t)(((n) & 0x03) << 12))
+#define CCM_CCGR2_LPI2C3(n)			((uint32_t)(((n) & 0x03) << 10))
+#define CCM_CCGR2_LPI2C2(n)			((uint32_t)(((n) & 0x03) << 8))
+#define CCM_CCGR2_LPI2C1(n)			((uint32_t)(((n) & 0x03) << 6))
+#define CCM_CCGR2_IOMUXC_SNVS(n)		((uint32_t)(((n) & 0x03) << 4))
+#define CCM_CCGR2_CSI(n)			((uint32_t)(((n) & 0x03) << 2))
+#define CCM_CCGR2_(n)				((uint32_t)(((n) & 0x03) << 0))
+#define CCM_CCGR3_IOMUXC_SNVS_GPR(n)		((uint32_t)(((n) & 0x03) << 30))
+#define CCM_CCGR3_OCRAM(n)			((uint32_t)(((n) & 0x03) << 28))
+#define CCM_CCGR3_ACMP4(n)			((uint32_t)(((n) & 0x03) << 26))
+#define CCM_CCGR3_ACMP3(n)			((uint32_t)(((n) & 0x03) << 24))
+#define CCM_CCGR3_ACMP2(n)			((uint32_t)(((n) & 0x03) << 22))
+#define CCM_CCGR3_ACMP1(n)			((uint32_t)(((n) & 0x03) << 20))
+#define CCM_CCGR3_FLEXRAM(n)			((uint32_t)(((n) & 0x03) << 18))
+#define CCM_CCGR3_WDOG1(n)			((uint32_t)(((n) & 0x03) << 16))
+#define CCM_CCGR3_EWM(n)			((uint32_t)(((n) & 0x03) << 14))
+#define CCM_CCGR3_GPIO4(n)			((uint32_t)(((n) & 0x03) << 12))
+#define CCM_CCGR3_LCDIF_PIX(n)			((uint32_t)(((n) & 0x03) << 10))
+#define CCM_CCGR3_AOI1(n)			((uint32_t)(((n) & 0x03) << 8))
+#define CCM_CCGR3_LPUART6(n)			((uint32_t)(((n) & 0x03) << 6))
+#define CCM_CCGR3_SEMC(n)			((uint32_t)(((n) & 0x03) << 4))
+#define CCM_CCGR3_LPUART5(n)			((uint32_t)(((n) & 0x03) << 2))
+#define CCM_CCGR3_FLEXIO2(n)			((uint32_t)(((n) & 0x03) << 0))
+#define CCM_CCGR4_ENC4(n)			((uint32_t)(((n) & 0x03) << 30))
+#define CCM_CCGR4_ENC3(n)			((uint32_t)(((n) & 0x03) << 28))
+#define CCM_CCGR4_ENC2(n)			((uint32_t)(((n) & 0x03) << 26))
+#define CCM_CCGR4_ENC1(n)			((uint32_t)(((n) & 0x03) << 24))
+#define CCM_CCGR4_PWM4(n)			((uint32_t)(((n) & 0x03) << 22))
+#define CCM_CCGR4_PWM3(n)			((uint32_t)(((n) & 0x03) << 20))
+#define CCM_CCGR4_PWM2(n)			((uint32_t)(((n) & 0x03) << 18))
+#define CCM_CCGR4_PWM1(n)			((uint32_t)(((n) & 0x03) << 16))
+#define CCM_CCGR4_SIM_EMS(n)			((uint32_t)(((n) & 0x03) << 14))
+#define CCM_CCGR4_SIM_M(n)			((uint32_t)(((n) & 0x03) << 12))
+#define CCM_CCGR4_TSC(n)			((uint32_t)(((n) & 0x03) << 10))
+#define CCM_CCGR4_SIM_M7(n)			((uint32_t)(((n) & 0x03) << 8))
+#define CCM_CCGR4_BEE(n)			((uint32_t)(((n) & 0x03) << 6))
+#define CCM_CCGR4_IOMUXC_GPR(n)			((uint32_t)(((n) & 0x03) << 4))
+#define CCM_CCGR4_IOMUXC(n)			((uint32_t)(((n) & 0x03) << 2))
+#define CCM_CCGR5_SNVS_LP(n)			((uint32_t)(((n) & 0x03) << 30))
+#define CCM_CCGR5_SNVS_HP(n)			((uint32_t)(((n) & 0x03) << 28))
+#define CCM_CCGR5_LPUART7(n)			((uint32_t)(((n) & 0x03) << 26))
+#define CCM_CCGR5_LPUART1(n)			((uint32_t)(((n) & 0x03) << 24))
+#define CCM_CCGR5_SAI3(n)			((uint32_t)(((n) & 0x03) << 22))
+#define CCM_CCGR5_SAI2(n)			((uint32_t)(((n) & 0x03) << 20))
+#define CCM_CCGR5_SAI1(n)			((uint32_t)(((n) & 0x03) << 18))
+#define CCM_CCGR5_SIM_MAIN(n)			((uint32_t)(((n) & 0x03) << 16))
+#define CCM_CCGR5_SPDIF(n)			((uint32_t)(((n) & 0x03) << 14))
+#define CCM_CCGR5_AIPS_TZ4(n)			((uint32_t)(((n) & 0x03) << 12))
+#define CCM_CCGR5_WDOG2(n)			((uint32_t)(((n) & 0x03) << 10))
+#define CCM_CCGR5_KPP(n)			((uint32_t)(((n) & 0x03) << 8))
+#define CCM_CCGR5_DMA(n)			((uint32_t)(((n) & 0x03) << 6))
+#define CCM_CCGR5_WDOG3(n)			((uint32_t)(((n) & 0x03) << 4))
+#define CCM_CCGR5_FLEXIO1(n)			((uint32_t)(((n) & 0x03) << 2))
+#define CCM_CCGR5_ROM(n)			((uint32_t)(((n) & 0x03) << 0))
+#define CCM_CCGR6_TIMER3(n)			((uint32_t)(((n) & 0x03) << 30))
+#define CCM_CCGR6_TIMER2(n)			((uint32_t)(((n) & 0x03) << 28))
+#define CCM_CCGR6_TIMER1(n)			((uint32_t)(((n) & 0x03) << 26))
+#define CCM_CCGR6_LPI2C4_SERIAL(n)		((uint32_t)(((n) & 0x03) << 24))
+#define CCM_CCGR6_ANADIG(n)			((uint32_t)(((n) & 0x03) << 22))
+#define CCM_CCGR6_SIM_PER(n)			((uint32_t)(((n) & 0x03) << 20))
+#define CCM_CCGR6_AIPS_TZ3(n)			((uint32_t)(((n) & 0x03) << 18))
+#define CCM_CCGR6_TIMER4(n)			((uint32_t)(((n) & 0x03) << 16))
+#define CCM_CCGR6_LPUART8(n)			((uint32_t)(((n) & 0x03) << 14))
+#define CCM_CCGR6_TRNG(n)			((uint32_t)(((n) & 0x03) << 12))
+#define CCM_CCGR6_FLEXSPi(n)			((uint32_t)(((n) & 0x03) << 10))
+#define CCM_CCGR6_IPMUX4(n)			((uint32_t)(((n) & 0x03) << 8))
+#define CCM_CCGR6_DCDC(n)			((uint32_t)(((n) & 0x03) << 6))
+#define CCM_CCGR6_USDHC2(n)			((uint32_t)(((n) & 0x03) << 4))
+#define CCM_CCGR6_USDHC1(n)			((uint32_t)(((n) & 0x03) << 2))
+#define CCM_CCGR6_USBOH3(n)			((uint32_t)(((n) & 0x03) << 0))
+#define CCM_CMEOR_MOD_EN_OV_CAN1_CPI		((uint32_t)0x40000000)
+#define CCM_CMEOR_MOD_EN_OV_CAN2_CPI		((uint32_t)0x10000000)
+#define CCM_CMEOR_MOD_EN_OV_TRNG		((uint32_t)0x00000200)
+#define CCM_CMEOR_MOD_EN_USDHC			((uint32_t)0x00000080)
+#define CCM_CMEOR_MOD_EN_OV_PIT			((uint32_t)0x00000040)
+#define CCM_CMEOR_MOD_EN_OV_GPT			((uint32_t)0x00000020)
 
 // page 796
 #define IMXRT_CCM_ANALOG	(*(IMXRT_REGISTER32_t *)0x400D8000)
@@ -2467,7 +2686,7 @@ typedef struct {
 #define GPT2_ICR2			(IMXRT_GPT2.offset020)
 #define GPT2_CNT			(IMXRT_GPT2.offset024)
 
-// page 1705
+// page 1669
 #define IMXRT_IOMUXC_GPR	(*(IMXRT_REGISTER32_t *)0x400AC000)
 #define IOMUXC_GPR_GPR0			(IMXRT_IOMUXC_GPR.offset000)
 #define IOMUXC_GPR_GPR1			(IMXRT_IOMUXC_GPR.offset004)