visus
/
teensy-cores
Suivre 1
Ajouter aux favoris 0
Bifurcation 0
Code Tickets 0 Demandes d'ajout 0 Versions 0 Wiki Activité
190 Révisions
1 Branche
Aborescence: db476e9130
Branches Tags
${ item.name }
Créer la branche ${ searchTerm }
de 'db476e9130'
${ noResults }
Graphique des révisions

7 Révisions (db476e91307dfccf92e58d125a723bdcd959c883)

Auteur SHA1 Message Date
  PaulStoffregen af89f7072e Add support for Teensy-LC DAC il y a 9 ans
  PaulStoffregen 9b8d74c089 Initial support for Teensy-LC il y a 9 ans
  PaulStoffregen 663e4fddec Add support for 2, 4, 8, 16MHz (Duff) il y a 10 ans
  PaulStoffregen 7bee55654c Support more CPU and bus frequencies il y a 10 ans
  Frank Bösing fdcaeb932e Stripped to 144MHz only for Paul il y a 10 ans
  Frank Bösing bbd726f690 Update to 168MHz, 42 MHZ Bus, 28MHz Flash il y a 10 ans
  Frank Bösing 856a79b321 Modified for additional 120MHz Core-Clock il y a 10 ans
  PaulStoffregen a781e92f77 Fix analogRead(39) (Vref) on Teensy 3.1 il y a 10 ans
  PaulStoffregen 729c211500 Support for Teensy 3.1 il y a 11 ans
  PaulStoffregen 5cecdee933 Initial commit, version 1.17-rc1 il y a 11 ans