| #define SPI_PUSHR_CTAS(n) (((n) & 7) << 28) // | #define SPI_PUSHR_CTAS(n) (((n) & 7) << 28) // | ||||
| #define SPI_PUSHR_EOQ ((uint32_t)0x08000000) // | #define SPI_PUSHR_EOQ ((uint32_t)0x08000000) // | ||||
| #define SPI_PUSHR_CTCNT ((uint32_t)0x04000000) // | #define SPI_PUSHR_CTCNT ((uint32_t)0x04000000) // | ||||
| #define SPI_PUSHR_PCS(n) (((n) & 31) << 16) // | |||||
| #define SPI_PUSHR_PCS(n) (((n) & 0x3f) << 16) // | |||||
| #define SPI0_PUSHR_SLAVE (KINETISK_SPI0.PUSHR) // DSPI PUSH TX FIFO Register In Slave Mode | #define SPI0_PUSHR_SLAVE (KINETISK_SPI0.PUSHR) // DSPI PUSH TX FIFO Register In Slave Mode | ||||
| #define SPI0_POPR (KINETISK_SPI0.POPR) // DSPI POP RX FIFO Register | #define SPI0_POPR (KINETISK_SPI0.POPR) // DSPI POP RX FIFO Register | ||||
| #define SPI0_TXFR0 (KINETISK_SPI0.TXFR[0]) // DSPI Transmit FIFO Registers | #define SPI0_TXFR0 (KINETISK_SPI0.TXFR[0]) // DSPI Transmit FIFO Registers |