visus
/
teensy-cores
Seguir 1
Destacar 0
Fork 0
Código Incidencias 0 Pull Requests 0 Lanzamientos 0 Wiki Actividad
245 Commits
1 Rama
Árbol: 66b28afda0
Ramas Etiquetas
${ item.name }
Crear rama ${ searchTerm }
desde '66b28afda0'
${ noResults }
Gráfico de commits

8 Commits (66b28afda00119681f96b7b5d3b89bcdb55c981d)

Autor SHA1 Mensaje Fecha
  PaulStoffregen ea4252feb8 Add internal analog channels on Teensy-LC hace 9 años
  PaulStoffregen af89f7072e Add support for Teensy-LC DAC hace 9 años
  PaulStoffregen 9b8d74c089 Initial support for Teensy-LC hace 9 años
  PaulStoffregen 663e4fddec Add support for 2, 4, 8, 16MHz (Duff) hace 10 años
  PaulStoffregen 7bee55654c Support more CPU and bus frequencies hace 10 años
  Frank Bösing fdcaeb932e Stripped to 144MHz only for Paul hace 10 años
  Frank Bösing bbd726f690 Update to 168MHz, 42 MHZ Bus, 28MHz Flash hace 10 años
  Frank Bösing 856a79b321 Modified for additional 120MHz Core-Clock hace 10 años
  PaulStoffregen a781e92f77 Fix analogRead(39) (Vref) on Teensy 3.1 hace 10 años
  PaulStoffregen 729c211500 Support for Teensy 3.1 hace 11 años
  PaulStoffregen 5cecdee933 Initial commit, version 1.17-rc1 hace 11 años