visus
/
teensy-cores
Beobachten 1
Favorisieren 0
Fork 0
Code Issues 0 Pull-Requests 0 Releases 0 Wiki Aktivität
190 Commits
1 Branch
Struktur: db476e9130
Branches Tags
${ item.name }
Erstelle Branch ${ searchTerm }
von „db476e9130“
${ noResults }
Commit graph

7 Commits (db476e91307dfccf92e58d125a723bdcd959c883)

Autor SHA1 Nachricht Datum
  PaulStoffregen af89f7072e Add support for Teensy-LC DAC vor 9 Jahren
  PaulStoffregen 9b8d74c089 Initial support for Teensy-LC vor 9 Jahren
  PaulStoffregen 663e4fddec Add support for 2, 4, 8, 16MHz (Duff) vor 10 Jahren
  PaulStoffregen 7bee55654c Support more CPU and bus frequencies vor 10 Jahren
  Frank Bösing fdcaeb932e Stripped to 144MHz only for Paul vor 10 Jahren
  Frank Bösing bbd726f690 Update to 168MHz, 42 MHZ Bus, 28MHz Flash vor 10 Jahren
  Frank Bösing 856a79b321 Modified for additional 120MHz Core-Clock vor 10 Jahren
  PaulStoffregen a781e92f77 Fix analogRead(39) (Vref) on Teensy 3.1 vor 10 Jahren
  PaulStoffregen 729c211500 Support for Teensy 3.1 vor 11 Jahren
  PaulStoffregen 5cecdee933 Initial commit, version 1.17-rc1 vor 11 Jahren